Universität Karlsruhe
Maschinelle Verifikation der Codeerzeugung fĂŒr VLIW-Prozessoren

Studienarbeit (abgeschlossen)

Maschinelle Verifikation der Codeerzeugung fĂŒr VLIW-Prozessoren

Um zuverlĂ€ssige Software zu erstellen, ist es unbedingt erforderlich, dass Übersetzer (Compiler) nachweislich korrekt arbeiten. Außerdem mĂŒssen Übersetzer die Architekturen moderner Hardwarestrukturen ausnutzen und darauf optimierten Maschinencode erzeugen, damit auch die Effizienz des erzeugten Maschinencodes gewĂ€hrleistet ist. Das Ziel dieser Studienarbeit ist die maschinelle Verifikation der Codeerzeugung fĂŒr moderne Prozessorarchitekturen, die sich durch sehr lange Instruktionswörter (very long instruction words/VLIW), bedingte (predicated) Instruktionen und spekulative AusfĂŒhrung auszeichnen. Als typischer Vertreter soll die Intel IA-64-Architektur betrachtet werden. Ausgehend von der vorhandenen Spezifikation einer Zwischensprache in SSA(static single assignment)-Darstellung soll ein Transformationsalgorithmus in IA-64-Assembler spezifiziert werden. Weiterhin soll die Korrektheit dieses Algorithmus verifiziert werden, indem der Nachweis gefĂŒhrt wird, dass die Semantik der transformierten Programme erhalten bleibt. Dabei soll der Theorembeweiser Isabelle/HOL verwendet werden.

Betreuer

Alumni
Prof. Sabine Glesner
Jan Olaf Blech

Bearbeiter

Ex-Studenten
Steffen MĂŒlling
Login
Links