| Studienarbeit (abgeschlossen)
Maschinelle Verifikation der Codeerzeugung für VLIW-Prozessoren Um zuverlässige Software zu erstellen, ist es unbedingt erforderlich, dass Übersetzer (Compiler) nachweislich korrekt arbeiten. Außerdem müssen Übersetzer die
Architekturen moderner Hardwarestrukturen ausnutzen und darauf
optimierten Maschinencode erzeugen, damit auch die Effizienz des
erzeugten Maschinencodes gewährleistet ist.
Das Ziel dieser Studienarbeit ist die maschinelle Verifikation der
Codeerzeugung für moderne Prozessorarchitekturen, die sich durch sehr lange Instruktionswörter (very long instruction words/VLIW),
bedingte (predicated) Instruktionen und spekulative Ausführung
auszeichnen. Als typischer Vertreter soll die Intel IA-64-Architektur
betrachtet werden. Ausgehend von der vorhandenen Spezifikation einer
Zwischensprache in SSA(static single assignment)-Darstellung soll ein
Transformationsalgorithmus in IA-64-Assembler spezifiziert
werden. Weiterhin soll die Korrektheit dieses Algorithmus verifiziert
werden, indem der Nachweis geführt wird, dass die Semantik der
transformierten Programme erhalten bleibt. Dabei soll der
Theorembeweiser Isabelle/HOL verwendet werden.
Betreuer
Bearbeiter
| |
